CL4 O CL3: aumenti prestazionali fino al 5%

Quando c’è un CAS Latency (tempo di latenza) per un bus di sistema
di 200 MHz (FSB) impostato a 5.0, il "column access time" (tCAC) viene
impostato a 50 nanosecondi e il "clock cycle time" (tCLK) a 10 nanosecondi
(seguendo la formula tCLK * CAS Latency >= tCAC). Gli altri parametri sono
descritti nella seguente tabella:

RAS	Row Access Strobe
CAS	Column Access Strobe
tRCD	The time interval between RAS and CAS access
tRP	The time interval to switch between memory banks
tAC	The time interval to ready output transmission
tCAC	The column access time

Informazioni sulle latenze da CPU-Z su un PC con Windows XP.

Una configurazione tipica è simile a qualcosa del genere: DDR2-533 con CL 4.0 o DDR-667 con CL 5.0. Solamente in casi rari potrete trovare memorie DDR2 con tempi di latenza nominali pari a 3.0; saranno abbastanza costose in quanto le memorie con tempi di reazione ridotti nel collegamento con le alte frequenze sono difficili da trovare.

Il set completo dei parametri immagazzinati nel chip SPD; la scheda madre può leggere questi valori direttamente dal modulo di memoria.

Il programma CPU-Z legge anche i valori SPD direttamente dai moduli di memoria.

Incrementare la tensione di ingresso aumenta la stabilità del segnale.

Un altro argomento di interesse circonda le tensioni di alimentazione dei
moduli di memoria DDR2. Il livello standard è di 1.80 volt, con una tolleranza
di ± 0.05 volt. Alcuni produttori permettono ai propri moduli di memoria
di operare con tensione di alimentazione fino a 2.2 volt. Potrete impostare
questo livello di tensione senza rischi, in quanto le memorie DDR2 richiedono
un quantitativo modesto di energia riscaldando leggermente di più.