Core per salvarsi

Abbiamo già detto che la pietra miliare che Intel ha intenzione di sviluppare
è la sua architettura di prossima generazione: un gran numero di istruzioni
per ciclo di clock ed efficienza energetica da record (misurata in energia per
istruzione). Ci sono tre processori in progettazione che derivano dalla stessa
architettura dual-core: Conroe per i desktop, Merom per il mobile e Woodcrest
per i server. Tutti saranno prodotti a 65 nm e, mentre i tre sono tecnicamente
identici, ci saranno alcune caratteristiche abilitate solo per alcuni segmenti.
Elevate velocità di clock si vedranno solo nel segmento high-end desktop
e forse nel settore server. L’obbiettivo primario è non dipendere dalle
frequenze di clock, incrementando il volume delle pipeline e della banda.

La nuova micro architettura è chiamata Core Micro Architecture ed è caratterizzata da cinque elementi chiave: Wide Dynamic Execution, Advanced Digital Media Boost, Advanced Smart Cache, Smart Memory Access e Intelligent Power Capability.

Core Micro Architecture è un progetto fuori dall’ordinario con il quale
le istruzioni individuali sono incluse e distribuite in pipeline a 14 stadi.
Per incrementare l’efficienza delle istruzioni, Intel si è focalizzata
su una migliorata flessibilità delle istruzioni eseguite. Seppur questo
approccio possa suonare semplice, va in conflitto con i requisiti di IA delle
macchine che hanno una memoria ordinata per aderire alla semantica di programma.
Un facile esempio: l’operazione di archiviazione deve essere completata prima
del caricamento dei dati, dato che è necessario accedere all’ultimo set
di dati disponibile.

Eseguire più istruzioni nello stesso tempo è permesso grazie
a tre ALU (Arithmetical Logical Unit), le quali possono processare le istruzioni
SSE in un singolo ciclo (128 bit wide SSE). Oltre a questo si vedranno miglioramenti
nella cache L2, grazie al progetto condiviso, così come nuove unità
prefetcher che lavorano sulla base della mancanza di ambiguità della
memoria (quei dati prefetch che non saranno modificati da altre istruzioni in
coda), che aiuteranno a rendere le pipeline più efficienti.

I più smaliziati potrebbero voler confrontare l’architettura Core con
quella del Pentium III. Tuttavia Intel ha ovviamente costruito qualcosa di completamente
nuovo, perchè Core figura la codifica in linea, che non si trova nei
P3. Inoltre ci sono 3 ALU, mentre il P3 ne intregra una (due anche NetBurst).
Infine, la trace cache è stata eliminata.

Intel ha progettato radicalmente la nuova architettura, prendendo diversi ingredienti da quella dei Pentium M (Banias,
Dothan), tutto per migliorare le prestazioni a livello istruzione, mantenendo i valori termici bassi. “Siamo tornati indietro e abbiamo progettato una macchina bilanciata,” afferma Mooly Eden, Vice Presidente di Intel mobility.

Merom sarà disponibile per Socket 479. Gli attuali sistemi Napa sono capaci di far funzionare Merom solamente tramite l’aggiornamento del BIOS. Intel preferisce chiamarlo infatti ‘Napa Refresh’.

Conroe sarà indirizzato al Socket 775. Richiederà il chipset 975X
(per chi gioca) o il futuro chipset 965 (per la casa digitale o l’ufficio). Un aggiornamento del BIOS potrebbe non bastare per la versione Extreme Edition, la quale offrirà FSB1333 (667
MHz).

Woodcrest
sarà conosciuto come Xeon e lavorerà su piattaforma
Bensley, la quale andrà a ospitare i processori Dempsey fino ai
3.73-GHz che veranno rilasciati dal prossimo mese.