Smart Memory Access
- Pagina 1 : IDF: presupposti brillanti per le future CPU Intel
- Pagina 2 : Il risveglio energetico di Intel
- Pagina 3 : Quad Core in un package Multi-Chip nel 2007
- Pagina 4 : Core per salvarsi
- Pagina 5 : Wide Dynamic Execution
- Pagina 6 : Advanced Digital Media Boost
- Pagina 7 : Advanced Smart Cache
- Pagina 8 : Smart Memory Access
- Pagina 9 : Memory Disambiguation
- Pagina 10 : Intelligent Power Capability
- Pagina 11 : Il controller di memoria: il punto della discordia
- Pagina 12 : C’è molto da salvare
- Pagina 13 : La sfida Server
- Pagina 14 : Mashups
- Pagina 15 : Robson NAND Flash o Hybrid Hard Drives?
- Pagina 16 : UMPC
- Pagina 17 : Conclusioni
Smart Memory Access
Dopo lo sviluppo di un’architettura più efficiente e di una cache L2
più potente, Intel vuole assicurarsi che queste unità siano usate
nel modo più efficiente possibile. Ogni processore dual-core si presenta
con un totale di otto unità prefetcher: due data e un istruction prefetcher
per core e due prefetcher come parte della cache L2 condivisa. Intel afferma
che possono essere modificate per ogni modello di processore Core (Merom/Conroe/Woodcrest)
per raccogliere i dati differentemente.
Il prefetcher prende dati all’interno di un’unità ad alto livello usando
un algoritmo invasivo. Questo è progettato per fornire dati che devono
essere forniti velocemente, riducendo le latenze e incrementando l’efficienza.
I prefetchers di memoria guardano constantemente i modelli d’accesso di memoria,
provando a prevedere se c’è qualcosa che possa essere inserito nella
cache L2 – nel caso questi dati fossero richiesti dopo.
- Pagina 1 : IDF: presupposti brillanti per le future CPU Intel
- Pagina 2 : Il risveglio energetico di Intel
- Pagina 3 : Quad Core in un package Multi-Chip nel 2007
- Pagina 4 : Core per salvarsi
- Pagina 5 : Wide Dynamic Execution
- Pagina 6 : Advanced Digital Media Boost
- Pagina 7 : Advanced Smart Cache
- Pagina 8 : Smart Memory Access
- Pagina 9 : Memory Disambiguation
- Pagina 10 : Intelligent Power Capability
- Pagina 11 : Il controller di memoria: il punto della discordia
- Pagina 12 : C’è molto da salvare
- Pagina 13 : La sfida Server
- Pagina 14 : Mashups
- Pagina 15 : Robson NAND Flash o Hybrid Hard Drives?
- Pagina 16 : UMPC
- Pagina 17 : Conclusioni
Indice
- 1 . IDF: presupposti brillanti per le future CPU Intel
- 2 . Il risveglio energetico di Intel
- 3 . Quad Core in un package Multi-Chip nel 2007
- 4 . Core per salvarsi
- 5 . Wide Dynamic Execution
- 6 . Advanced Digital Media Boost
- 7 . Advanced Smart Cache
- 8 . Smart Memory Access
- 9 . Memory Disambiguation
- 10 . Intelligent Power Capability
- 11 . Il controller di memoria: il punto della discordia
- 12 . C’è molto da salvare
- 13 . La sfida Server
- 14 . Mashups
- 15 . Robson NAND Flash o Hybrid Hard Drives?
- 16 . UMPC
- 17 . Conclusioni