Intel Tulsa – 16 MByte di cache L3 condivisa
Malgrado tutte le anticipazioni sull’architettura Core e sull’arrivo sul mercato dei processori Core 2 Duo, la presenza di Intel nel settore server enterprise (quattro e più socket) continua con NetBurst – sebbene AMD stia facendo evidenti progressi in questo settore.
Secondo le roadmap Intel, la prima ondata di processori Xeon MP basati su core Tulsa sono attesi per l’ultimo trimestre 2006. Tulsa è compatibile con il socket 604 e piattaforma Truland. Intel ha appena annunciato il nuovo socket LGA 771, e non è insolito per Intel produrre varianti di processori per diversi socket durante gli anni di transizione.
Lo Xeon MP 7130 e il 7140 dissipano 150 watt, mentre il 7110 e il 7120 raggiungono i 95W.
La caratteristica di rilievo di Tulsa riguarda il quantitativo di cache L3, che raggiunge i 16 MB. Questi processori Tulsa sono progettati per scalare su sistemi con quattro e otto socket, e ogni CPU Tulsa integra due core con supporto alla tecnologia HyperThreading. Chi ama fare i conti, un sistema Paxville da otto socket figurerà 32 CPU.
| Intel Server Processor Roadmap | |||||||||||||
| Processori | Sigle processori | Frequenze e FSB | Cache L3 | Data di rilascio | |||||||||
| Xeon MP | 7140M | 3.4GHz / 800MHz | 16MB | Q4’06 | |||||||||
| Xeon MP | 7140N | 3.33GHz / 667MHz | 16MB | Q4’06 | |||||||||
| Xeon MP | 7130M | 3.2GHz / 800MHz | 8MB | Q4’06 | |||||||||
| Xeon MP | 7130N | 3.16GHz / 667MHz | 8MB | Q4’06 | |||||||||
| Xeon MP | 7120M | 3.0GHz / 800MHz | 4MB | Q4’06 | |||||||||
| Xeon MP | 7120N | 3.0GHz / 667MHz | 4MB | Q4’06 | |||||||||
| Xeon MP | 7110M | 2.6GHz / 800MHz | 4MB | Q4’06 | |||||||||
| Xeon MP | 7110N | 2.5GHz / 667MHz | 4MB | Q4’06 | |||||||||
Tulsa è l’ultimo processore con architettura Netburst, tuttavia figura ancora alcune buone idee come l’elevata cache di terzo livello condivisa e la cache L2 indipendente per ogni core. AMD a tal proposito ha affermato che la sua architettura K8L seguirà la stessa ideologia, con cache L2 indipendente e L3 condivisa.
Questa nuova cache condivisa apporta diversi vantaggi – ogni core della CPU potrà utilizzare la cache L3 senza inviare una richiesta al sistema I/O. Per amministrare gli errori presenti nella cache, Intel integra una tecnologia già proposta nella gamma Itanium 2, chiamata Pellston. Intel l’ha incorporata in Tula, ma l’ha rinominata in CST o Cache Safe Technology.
I processori server Xeon – Intel Woodcrest – sono attesi per il 26 giugno. Questi processori non integreranno la tecnologia HyperThreading, a differenza di Tulsa. I processori dual-core Woodcrest hanno elevate frequenze per il front side bus, cache L2 condivisa e architettura Core. Intel tuttavia non ha piani per rimpiazzare l’architettura NetBurst per i server Xeon che utilizzano più di due socket – almeno fino al secondo trimestre 2007.
Nel 2007, Intel introdurrà Clovertown, variante server di Kentsfield, inaugurando la generazione quad-core. I processori Xeon MP attuali, basati su piattaforma Paxville, saranno rimpiazzati dai core Tulsa, ma il passaggio di consegne richiederà un po’ di tempo, se non tutto il 2007.