Come funziona l’accesso alla memoria

Per memorizzare le informazioni, prima di tutto, la memoria
viene suddivisa in una matrice (righe/colonne). La capacità di ogni singolo
chip determina la quantità di righe e colonne per modulo. Un raggruppamento
di array è chiamato banco di memoria.

L’accesso ai chip di memoria è definito da segnali di controllo riguardanti
l’indirizzo della riga (row address strobe – RAS), l’indirizo della colonna
(column address strobe – CAS), abilitazione alla scrittura (write enable – WE),
selezione chip (chip select – CS) e altri comandi addizionali (DQ). È
inoltre necessario conoscere quale è la riga attiva in quel momento.

Nei computer moderni, il valore di un comando può essere definito nel
BIOS – generalmente 1-2 cicli. Queste descrive la quantità di tempo da
dedicare all’esecuzione del RAS dopo che è stato selezionato il chip
di memoria.

La successione delle azioni è: il controller di memoria seleziona la
riga attiva. Prima che il controller possa raggiungere la colonna prestabilita,
deve aspettare altri 2-3 cicli di clock – tRCD (RAS-to-CAS delay). Successivamente
invia un comando di lettura, seguito anch’esso da un ritardo – il CAS latency.
Per le DDR RAM, il CAS latency è di 2, 2.5 o 3 cicli. Una volta ultimata
questa azione, i dati saranno trasmessi ai pin DQ. Una volta recuperati i dati,
il controller deve disattivare nuovamente la riga (RAS precharge time).

C’è inoltre un’altra restrizione tecnica, il tRAS (active-to-precharge
delay). Questo è il minor numero di cicli che una riga deve rimanere
attiva prima che venga nuovamente disattivata. 5-8 cicli sono un valore medio
di tRAS.

I timing sono generalmente riportati in ordine di importanza.